News 3D X-DRAM und VS-DRAM: Auch der Arbeitsspeicher soll gestapelt werden

[PCGH-Redaktion]

Jetzt ist Ihre Meinung gefragt zu 3D X-DRAM und VS-DRAM: Auch der Arbeitsspeicher soll gestapelt werden

3D-NAND und 3D V-Cache sind mittlerweile den meisten Anwendern ein Begriff, aber in Zukunft sollen auch die DRAM-Speicherzellen für Arbeitsspeicher gestapelt werden. Während Samsung an VS-DRAM arbeitet, möchte das Start-up Neo Semiconductor seinen 3D X-DRAM etablieren. Ziel ist es, damit die Flächendichte deutlich steigern zu können.

Bitte beachten Sie: Der Kommentarbereich wird gemäß der Forenregeln moderiert. Allgemeine Fragen und Kritik zu Online-Artikeln von PC Games Hardware sind im Feedback-Unterforum zu veröffentlichen und nicht im Kommentarthread zu einer News. Dort werden sie ohne Nachfragen entfernt.

Zurück zum Artikel: 3D X-DRAM und VS-DRAM: Auch der Arbeitsspeicher soll gestapelt werden

 

[Tolotos66]

Ist das vergleichbar mit dem HBM von Fiji und Vega?
Zumindest könnte man damit sehr kompakte System generieren.
Gruß T.

 

[Tarjei]

Bei den Ryzen X3D wird der L3-Cache gestacked, nicht der L2...

 

[Triv]

Ist das vergleichbar mit dem HBM von Fiji und Vega?
Zumindest könnte man damit sehr kompakte System generieren.
Gruß T.

Nein ist nicht dasselbe. 3D-DRAM ist vom Konzept her das gleiche wie V-NAND, man geht von planaren Speicherzellen auf eine 3D Anordnung. Und das ist für alle DRAM-Speicher relevant. Da gehören neben HBM auch DDR5 und GDDR6 dazu.

Wenn das funktionieren sollte, wäre das ein riesiger Technologiesprung beim DRAM. Viel mehr Speicher und dazu noch günstiger.

 

[derneuemann]

Also 512GB Ram klingt schon sehr nett

 

[PCGH_Torsten]

Ist das vergleichbar mit dem HBM von Fiji und Vega?
Zumindest könnte man damit sehr kompakte System generieren.
Gruß T.

Nein, und auch nicht mit dem HBM von Hopper oder Sapphire Rappids.^^
HBM stapelt mehrere planare Chips. Die Technik hier verspricht, mehrere Strukturebenen auf einen Chip zu stapeln. (Könnte man aber kombinieren, wenn man Fläche sparen will. Bei Flash ist das längst üblich, aber da ist auch die Verdrahtung einfacher.)

Nein ist nicht dasselbe. 3D-DRAM ist vom Konzept her das gleiche wie V-NAND, man geht von planaren Speicherzellen auf eine 3D Anordnung. Und das ist für alle DRAM-Speicher relevant. Da gehören neben HBM auch DDR5 und GDDR6 dazu.

Wenn das funktionieren sollte, wäre das ein riesiger Technologiesprung beim DRAM. Viel mehr Speicher und dazu noch günstiger.

Wenn.
Man beachte, dass hier ein Start-Up, dass nur IP verkaufen möchte, nicht nur eine Kondensator-lose DRAM-Technik verspricht (vergl. Z-RAM, von dem man nie wieder etwas gehört hat), sondern offensichtlich sogar eine Transistor-lose DRAM-Technik! Jedenfalls wüsste ich nicht, wie man ohne monokristallines Silizium (das es nur in der untersten Lage gibt) die schnellen Ansteuerungen für Random Access Memory realisieren möchte. Die in Reihe geschalteten Blöcke des gezeigten NAND-Flash, der eine Vielzahl von Speicherzellen über eine gemeinsame Ansteuerung in der untersten Lage stapelt, taugen dafür nicht.

 

[Supie12]

Geht das dann auch mit den selben Nachteilen wie beim 3D NAND einher? Kürzere Haltbarkeit, und leistungsschwächer?
Dann weiss ich nicht, obs für mich interessant wäre.......

 

[PCGH_Torsten]

3D NAND ist in der Regel haltbarer als planarer gleichen Alters, weil man einen Teil der gewonnenen Platzersparnis in größere Floating Gates investiert beziehungsweise allgemein mit Charge Trap gearbeitet hat. Da die zugehörigen Fehlermechanismen Flash-spezifisch sind, lassen sich aber keine Rückschlüsse auf einen mysteriösen macht-alles-anders DRAM ziehen.

 

[dudellino]

Mehr Arbeitsspeicher pro Riegel ist nett. Es löst aber nicht das Problem, dass die Bandbreite zum Memory zu gering ist. Ein schönes Beispiel ist der M1 Prozessor (256Bit Bus bei Pro / 512 Bit Bus bei Max / 1024 Bit Bus bei M1 Ultra), den ich auf der Arbeit nutze. Viele Applikationen profitieren von der höheren Bandbreite. Mir ist aufgefallen, dass bei den CPU Benchmark oft Applikationen benützt werden, die vollständig im L2-Cache laufen (Bsp. Cinebench). Phoronix hat eine EPYC CPU getestet mit 3D-Cache ein und ausgeschaltet. Dabei sieht man, dass einige Programme von mehr Cache d.h. auch von mehr Bandbreite profitiert.
AMD will ja mit Strix Halo auf 256 Bit-Breite gehen. Das ist ja mal ein Anfang.

Meine Hoffnung ist, dass diese Technologie auch in HBM einfliesst und dies dann auch zu einem breiteren Einsatz von HBM führt. Dies führt wieder zu günstigeren Preisen.

 

[PCGH_Torsten]

Ein großes Problem bei breiteren Interfaces sind auch die hohen Kosten auf der Platine. Apple verlötet halt einfach alles, den Trick können Grafikkarten seit Jahrzehnten. Aber wer einen gesockelten Prozessor und unabhängig davon gesockelte Speichermodule haben will, ist sowohl hinsichtlich der Taktraten beschränkt als auch hinsichtlicher der Interface-Breite schnell im schwer bezahlbaren Bereich. Die WRX8-Threadripper (512 Bit) sollen sich im Workstation-Segment ganz gut machen und mit den 2000er Sapphire Rapids hat Intel nach langer Pause mal wieder eine 256-Bit-Plattform aufgelegt. Aber Heimanwendern ist das schlichtweg zu teuer.

 

[dudellino]

Meine Hoffnung ist, dass HBM bald in die CPU kommt. Bei einigen Sapphire Rapids ist da ja der Fall, leider wurden diese noch nicht gelauncht und somit sind keine Tests verfügbar.

AMD hat durch das Chipletsdesign schon ein Interposer im CPU-Gehäuse. So fallen die Kosten für einen extra Interposer weg, wenn HBM eingesetzt würde. Leider ist die maximale Kapazität auf 48 GB bei HBM3 beschränkt. IMHO sollten 64 GB Arbeitsspeicher bei einer 12-16 Core CPU verbaut sein. Das wäre genug für die Zukunft, bis man auf eine neue Generation umsteigt. Bei 64 GB sind leider 2 Stack nötig, was die Kosten steigert.

Leider sind wir bei HBM in einem Chicken-Egg-Problem gefangen. So lange es nicht in Massen produziert wird, werden die Kosten nicht sinken. Mit hohen Kosten ist eine grosse Anfrage nicht gegeben und somit werden nicht in grossen Massen produziert. HBM-Chiplet sind nicht aufwänderiger als mehrlagige DRAM-Chips.

Ich würde sofort eine 64 GB HBM CPU kaufen, wenn der Mehrpreis vernünftig ist zu einer CPU + 64 GB DDR5-RAM ist. Ohne Arbeitsspeicher auf dem Mainboard werden diese auch wieder einfacher und günstiger.

 

[PCGH_Torsten]

AMDs Chiplets werden ohne Interposer direkt über das Substrat verbunden. Die feinen Verbindungen, die HBM bräuchte, sind damit nicht möglich. Allerdings bietet TSMC mittlerweile ähnliche Techniken wie Intels EMIB an, AMD könnte HBM also ohne vollflächigen Interposer verbauen. Billig wird das deswegen aber noch lange nicht. Zumal dank der vielen Vias feineren Bearbeitungsschritte, etc. HBM auch bei gleicher Stückzahl schon rein auf Chipebene immer teurer als normaler DRAM sein dürfte. Der wird nämlich weiterhin einlagig angeboten respektive müsste selbst in mehrlagiger Auführung mit viel billigeren Edge-Kontakten auskommen.

(Ich wäre trotzdem dafür, dass Intel mal ein echtes Enthusiast-System baut. 32 Kerne, 64 GiByte HBM und die Speicherkanäle – 2-4 würden reichen – kann man dann ja für Optane-DIMMs als SSD nutzen. Die Technik liegt in der berühmten Schublade, sie braucht nur noch ein Preisschild.

 

[G4mest3r]

Nein ist nicht dasselbe. 3D-DRAM ist vom Konzept her das gleiche wie V-NAND, man geht von planaren Speicherzellen auf eine 3D Anordnung. Und das ist für alle DRAM-Speicher relevant. Da gehören neben HBM auch DDR5 und GDDR6 dazu.

Wenn das funktionieren sollte, wäre das ein riesiger Technologiesprung beim DRAM. Viel mehr Speicher und dazu noch günstiger.

Hmmmm,

HBM = stacked SDRAM

High Bandwidth Memory - Wikipedia

en.wikipedia.org

What Are HBM, HBM2 and HBM2E? A Basic Definition

What is the meaning of HBM and HBM2? High bandwidth memory explained.

www.tomshardware.com

3D-NAND oder auch V-NAND sind non-volatile Speicher. In wiefern soll der hier erwähnte 3D X-DRAM bitte näher daran sein, als an stacked DRAM (wie z.B. HBM)?
Die einzige Erwähung zu einem Vergleich finde ich dazu auf der Webseite des Startups. Und diese ziehen diesen nur im Bezug auf Simplizität der Strukturen und der kleinen Zellgröße - nicht auf die non-volatilen Charakter des Speichers.
Es ist und bleibt DRAM.

Neo Semiconductor | 3D X-DRAM, X-Nand, X-Dram

World's Fastest 3D NAND Flash memory Architecture. NEO Semiconductor is focused on developing architectures for 3D NAND flash and other advanced memory technologies

neosemic.com

Von VS-DRAM habe ich noch nie was gelesen. Klingt eher nach einer Klassifizierung der Ausführungsweise, als einem offiziellen Label für einen Speichertyp.
Eigentlich wird doch Samsung zusammen mit AMD und SKHynix zugeschrieben, als erster an 3D-DRAM gearbeitet zu haben (namentlich HBM). Was auch in die Klasse "vertically stacked DRAM" fällt.

Samsung puts 3D DRAM on the roadmap, stacked DRAM to follow

At a sub-10nm node.

www.tomshardware.com

 

[G4mest3r]

AHA!
Wenn ich das jetzt richtig verstanden habe, dann ist 3D-X-DRAM gestapelte Speicherzellen, wohingegen stacked Speicher wie etwa HBM gestapelte Speicherchips sind.
Richtig?

Trotzdem liegt ein Vergleich von HBM zu 3D X-DRAM näher, als zu NAND, weil es eben volatiler Speicher ist - ob nun die chips oder die Zellen gestapelt werden, ist erst mal zweitrangig für die Art des Speichers finde ich.

Vom Aufbau und Anordnung der Speicherzellen her erinnert das stark an 3D XPoint von Intel und Micron (-> Intel's Optane Speicher).
DIESER ist auch non-volatil. Vielleicht kommt daher die Assoziation, dass 3D X-DRAM mehr wie V-NAND oder 3D-NAND sein soll.
Ist er aber nicht.

3D XPoint - Wikipedia

en.wikipedia.org

Weiter unten vergleicht Neo auch immer 3D X-DRAM mit HBM, den es wohl direkt -als eine auf Zellebene andere/ellegantere Art der stacked ausführung- ersetzen soll.

Verwirrend wird es dann ganz unten auf der Herstellerseite, da hier die Flashspeicher-Innovatioins-Auszeichnung bezüglich "X-NAND Gen2 that enables 3D NAND flash memory" erwähnt wird.
Hier wird aber X-NAND Gen2 geschrieben, nicht X-DRAM. Vermutlich eine andere Entwiicklung von Neo auf beim Flashspeicher oder wurden hier Bezeichnungen in einen Topf geschmissen?
Soweit ich das verstehe, hat Neo erst an der 2. Generation von Flashspeicher geforscht und dafür Preise abgeräumt. Und dann haben sie Erkenntnisse aus der Strukturanordnung aus dem NAND-Flash auf DRAM übertragen und damit ihr 3D X-DRAM-Konzept entworfen.


Also muss die korrekte Antwort an @Tolotos66 lauten:
ja, es ist ähnlich zu HBM, aber nicht das gleiche. Es stapelt schon die Speicherzellen im Chip, anstelle von einzelnen Speicher-Chips übereinander.
Es verfolgt einen ähnlichen Ansatz bei den Zellstrukturen wie 3D-XPoint, oder 3D-NAND - nur eben für DRAM.

 

[G4mest3r]

Ah jetzt hier: VS-DRAM. Sorry @PCGH_Sven
Jetzt hab ich es auch hier erwähnt gefunden:

3D DRAM could be revolutionary – if it works – Blocks and Files

We asked memory semiconductor industry analyst Jim Handy of Objective Analysis how he views 3D DRAM technology.

blocksandfiles.com

May 2023. Scheint aber noch nicht weit die Runde gemacht zu haben. Finde sonst kaum die Bezeichnung VS-DRAM.

Und hier im Juni 2023 ein paper:

https://www.semanticscholar.org/paper/Ongoing-Evolution-of-DRAM-Scaling-via-Third-Stacked-Han-Park/b0480518a70178e6485215ce2e5b132698a8eb89